ID บทความ: 000076828 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/05/2021

ทําไม "rg_overflow" จึงยืนยันเมื่อใช้Intel® FPGA IP 100G Interlaken บนอุปกรณ์ Intel® Arria®10

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® 100G Interlaken IP-ILKN/100G
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากการตั้งค่าพารามิเตอร์เริ่มต้นไม่ถูกต้องในIntel® FPGA IP 100G Interlaken บนอุปกรณ์ Intel® Arria® 10 rg_overflow ตรวจสอบเมื่อคุณเชื่อมต่อ rx_user_clk กับนาฬิกา 300 MHz ที่มีอัตราข้อมูล 12.5 Gbps

ความละเอียด

หากต้องการแก้ไขปัญหานี้โดยใช้ซอฟต์แวร์ Intel® Quartus® Prime ให้แก้ไข ไฟล์/synth/.v ดังนี้:

เปลี่ยนจาก:

. ตระกูล ("Arria 10")
. RXFIFO_ADDR_WIDTH (12)
. NUM_LANES (12)

เปลี่ยนเป็น:

. ตระกูล ("Arria 10")
. RXFIFO_ADDR_WIDTH (13)
. NUM_LANES (12)

 

หาก IP ถูกสร้างขึ้นใหม่ การเปลี่ยนแปลงไฟล์ที่แก้ไขจะถูกเขียนทับและต้องแก้ไขอีกครั้ง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Intel® Arria® 10 FPGA และ SoC FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA
Intel® Arria® 10 GT FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้