ID บทความ: 000076824 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/07/2020

ทําไมช่อง DisplayPort Intel® FPGA IPไม่สามารถแสดงผลวิดีโอได้เมื่อ Vtotal of Main Stream Attribute (MSA) มีความกว้างมากกว่า 13 บิต

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® DisplayPort*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในเวอร์ชัน 14.0 และใหม่กว่าของซอฟต์แวร์ Intel® Quartus® Prime ทําให้ DisplayPort Intel® FPGA IP Pixel Clock Recovery Interface Hsync และสัญญาณ Vsync จะอยู่ในระดับต่ําเมื่อตรงตามเงื่อนไขด้านล่าง:

    • ความละเอียดวิดีโอที่มีฟิลด์ Vtotal Main Stream Attribute (MSA) มีความกว้างเกิน 13 บิต หรือ 8191 ในค่าการจัดสรร
    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขตั้งแต่ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.1 เป็นต้นไป

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 6 ผลิตภัณฑ์

    Intel® Cyclone® 10 GX FPGA
    Stratix® V FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA
    Cyclone® V FPGA และ SoC FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Arria® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้