คําเตือนที่สําคัญ: ไม่แนะนําให้ใช้พาธ Register-to-register...

คำอธิบาย

มีการสร้างคําเตือนที่สําคัญในซอฟต์แวร์ Quartus® II เพื่อเตือนต่อความสามารถในการประมวลผลที่เป็นไปได้เมื่อข้อมูลข้ามโดเมนนาฬิกา และสัญญาณนาฬิกาตัวใดตัวหนึ่งมาจากตัวรับส่งสัญญาณที่กําหนดค่าเป็นตัวรับสัญญาณ

หากต้องการลบคําเตือนและข้ามโดเมนนาฬิกาอย่างปลอดภัย คุณสามารถใช้วิธีการต่อไปนี้

ข้อมูลซิงโครนัสกับตัวรับสัญญาณที่สามารถเปลี่ยนแปลงได้ในทุกรอบควรข้ามโดเมนนาฬิกาโดยใช้ FIFO แบบสองสัญญาณนาฬิกา
สัญญาณสถานะสามารถข้ามโดเมนนาฬิกาด้วยห่วงโซ่การลงทะเบียนการซิงโครไนซ์ เมื่อซิงโครไนซ์ถูกต้อง คุณสามารถเพิ่มข้อจํากัด TimeQuest® ที่จะตัดเส้นทางระหว่างการลงทะเบียนที่ตอกบัตรออกโดยแหล่งข้อมูลต่างๆ

คุณสามารถอ่านเพิ่มเติมเกี่ยวกับความสามารถในการพบได้ใน การจัดการความสามารถในการจัดการด้วยซอฟต์แวร์ Quartus II บทที่คู่มือซอฟต์แวร์ Quartus II

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 17 ผลิตภัณฑ์

Stratix® V GS FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V ST SoC FPGA

Stratix® V GT FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GT FPGA

Stratix® IV GX FPGA

Arria® II GZ FPGA

Arria® II GX FPGA

Stratix® IV GT FPGA

Cyclone® V SX SoC FPGA

Cyclone® V GT FPGA

Stratix® V GX FPGA

Cyclone® IV GX FPGA

Cyclone® V GX FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์