ID บทความ: 000076787 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 30/10/2017

ข้อผิดพลาด (10198): ข้อผิดพลาด Verilog HDL ที่ altpciexpav_stif_a2p_vartrans.v(145): ทิศทางส่วนที่เลือกตรงข้ามกับทิศทางดัชนีนําหน้า

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ข้อผิดพลาด (10198): ข้อผิดพลาด Verilog HDL ที่ altpciexpav_stif_a2p_vartrans.v(145): ทิศทางส่วนที่เลือกตรงข้ามกับทิศทางดัชนีนําหน้า

    ข้อผิดพลาด (10784): ข้อผิดพลาด HDL ที่ altpciexpav_stif_a2p_vartrans.v(65): ดูการประกาศสําหรับวัตถุ "AdTrWriteData_i"

    ข้อผิดพลาด (12152): ไม่สามารถอธิบายลําดับชั้นของผู้ใช้ "fam_system_altera_pcie_a10_hip_170_qrwnsly:pcie_avmm_m|altpciexpav_stif_app:g_avmm.g_avmm.avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans"

     

    เนื่องจากข้อจํากัดในIntel® Arria® 10 FPGA Avalon®หน่วยความจําแมป PCIe Hard IP คุณอาจพบข้อผิดพลาดนี้ในระหว่างการคอมไพล์หากมีการเลือกพารามิเตอร์ต่อไปนี้ในการตั้งค่าการแมปหน่วยความจําAvalon:

    • ความกว้างของที่อยู่แมปหน่วยความจําAvalonตั้งค่าเป็น 32 บิต
    • ขนาดของหน้าที่อยู่ที่ตั้งค่าเป็น 4 GByte - 32 บิต
    ความละเอียด

    คุณสามารถตั้งค่า 64 บิตในการตั้งค่าความกว้างของที่อยู่แมปหน่วยความจํา Avalon จากนั้นไม่จําเป็นต้องแปลที่อยู่ มิเช่นนั้น คุณก็สามารถตั้งค่าเป็น 2 GByte - 31bits หรือลดขนาดหน้าที่อยู่ลงได้

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 18.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้