คำอธิบาย
ใช่ เนื่องจากปัญหาที่ทราบกันในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4 และก่อนหน้า เอาต์พุต master_reset ของ JTAG เพื่อ Avalon ส่วนประกอบ Master Bridge อาจไม่เสถียรและสร้างการตรวจสอบการรีเซ็ตอย่างน่าตื่นตาตื่นใจเมื่อใช้ในอุปกรณ์ Intel® Stratix® 10 FPGA หรือ Intel Agilex® 7
นี่เป็นเพราะตรรกะ JTAG ที่สร้างผลลัพธ์การรีเซ็ตแบบอสมวารนี้จะไม่ถูกรีเซ็ตหลังจากการกําหนดค่าและเนื่องจากไม่ทราบสถานะเริ่มต้นของการลงทะเบียน ลักษณะการทํางานของรีเซ็ตเอาต์พุตนี้ไม่สามารถคาดเดาได้หลังจากการกําหนดค่าอุปกรณ์
ความละเอียด
ห้ามใช้ผลลัพธ์ master_reset ของ JTAG เพื่อ Avalon Master Bridge IP เป็นแหล่งรีเซ็ตตรรกะใด ๆ เมื่อใช้ FPGA Intel® Stratix® 10 หรืออุปกรณ์ Intel Agilex® 7