ID บทความ: 000076773 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 07/04/2014

พิน IO ที่ย้ายไปใช้ NC ที่กําหนดค่าโดยซอฟต์แวร์ Quartus II เมื่อรวบรวมการออกแบบที่มุ่งเป้าไปที่ Arria V, Cyclone V หรืออุปกรณ์ Stratix V โดยที่เลือกอุปกรณ์ย้ายข้อมูลไว้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อรวบรวมเป้าหมายการออกแบบArria® V, Cyclone® V หรืออุปกรณ์ V Stratix® โดยมีการเลือกอุปกรณ์การย้าย พิน IO ที่ย้ายไปยัง NC จะได้รับการกําหนดค่าตามการตั้งค่าพินที่ไม่ได้ใช้ทั่วทั้งอุปกรณ์ของโครงการ ในซอฟต์แวร์ Quartus® II ตามค่าเริ่มต้นแล้ว การตั้งค่านี้จะเป็น "ตามการไตร่ตรีการป้อนข้อมูลที่ระบุด้วย Pull-up ที่อ่อนแอ"

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 15 ผลิตภัณฑ์

Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้