ไม่ สัญญาณ CONF_DONE และ INIT_DONE ไม่ควรเป็นไปอย่างสูงระหว่างการเขียนโปรแกรมไฟล์ Intel® Stratix® 10 FPGA JIC
เมื่อใช้ซอฟต์แวร์ Intel® Quartus® Prime Pro Edition v18.0 ในการกําหนดค่าอุปกรณ์ Intel® Stratix® 10 ด้วยภาพผู้ช่วยเหลือ (ภาพ SFL ตั้งต้นจากโรงงาน) ระหว่างกระบวนการตั้งโปรแกรมไฟล์ JIC คุณอาจสังเกตเห็นการตรวจสอบสถานะสัญญาณ CONF_DONE และ INIT_DONE ที่ไม่คาดคิด ภาพผู้ช่วยเหลือ (ภาพ SFL เริ่มต้นจากโรงงาน) จะมีเฉพาะข้อมูลเฟิร์มแวร์และไม่ใช่ข้อมูลการกําหนดค่าทั้งหมด ดังนั้นอุปกรณ์ Intel® Stratix® 10 จึงได้รับการกําหนดค่าด้วยข้อมูลเฟิร์มแวร์เท่านั้น และแม้ว่าจะมีการยืนยันสัญญาณ CONF_DONE และ INIT_DONE ไว้สูง แต่อุปกรณ์ Intel® Stratix® 10 ยังไม่ได้เข้าสู่โหมดผู้ใช้
ในซอฟต์แวร์ Prime Pro Edition Intel Quartus v17.1 และก่อนหน้า คาดว่าจะมีการเชื่อมต่อสัญญาณ CONF_DONE และ INIT_DONE ให้สูงเนื่องจากภาพผู้ช่วย (ภาพ SFL ตั้งต้นจากโรงงาน) จะมีข้อมูลการกําหนดค่าทั้งหมด
สถานะCONF_DONEและINIT_DONEที่ไม่ถูกต้องนี้จะไม่เป็นเหตุให้การเขียนโปรแกรม JIC ล้มเหลว
ซึ่งได้รับการแก้ไขในซอฟต์แวร์ Intel Quartus Prime Pro Edition v21.4 ขึ้นไป