ID บทความ: 000076722 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมคุณสมบัติการสลับนาฬิกาจึงไม่ทํางานอย่างถูกต้องเมื่อทําการจําลองลูปถูกล็อคเฟส (PLL) ที่ปรับปรุงStratixโดยใช้นาฬิกาที่ปรับให้สอดคล้องสองหน้าจอ

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย คุณสมบัติการสลับนาฬิกาไม่จําลองอย่างถูกต้องในกรณีนี้เนื่องจากปัญหากับโมเดล PLL ใน Quartus®ซอฟต์แวร์ II เวอร์ชั่น 2.2 เมื่อขอบของนาฬิกา PLL ทั้งสองเกิดขึ้นพร้อมกัน โมเดลการจําลอง PLL จะขาดขอบนาฬิกาของสัญญาณนาฬิกาขาเข้าตัวที่สองไประหว่างการสลับนาฬิกา

ปัญหานี้จะไม่เกิดขึ้นหากนาฬิกาสองนาฬิกาของคุณไม่สอดคล้องกับ Edge

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 2.2 SP1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้