ID บทความ: 000076715 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ฉันสามารถใช้ลําดับการรีเซ็ตที่ Altera®สําหรับโหมด PIPE ได้หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ไม่ ควรใช้ลําดับการรีเซ็ตที่แก้ไขด้านล่างสําหรับโหมด PIPE ด้วยเหตุผลต่อไปนี้

  • ตามข้อกําหนดอินเทอร์เฟซ PIPE เลเยอร์ลิงก์คาดว่าจะมีการเปลี่ยนแปลงในสัญญาณ 'pipephydonestatus'' จากอินเทอร์เฟซ PIPE เพื่อดําเนินการขั้นตอนการทดสอบการปฏิบัติตามข้อกําหนดในระหว่างการเริ่มต้นลิงก์
  • สัญญาณ ''pipephydonestatus' จากอินเทอร์เฟซ PIPE จะใช้งานได้หลังจาก rx_digitalreset เป็น DE-asserted
  • คอนโทรลเลอร์รีเซ็ตที่ควบคุมรีเซ็ตจะมองหา 'rx_freqlocked' จาก GXB เพื่อให้ได้ rx_digitalreset de-assert สูง
  • ในระหว่างขั้นตอนการทดสอบการปฏิบัติตามข้อกําหนด 'rx_freqlocked' จะไม่สูงเนื่องจากไม่ได้รับข้อมูลที่ถูกต้องอย่างต่อเนื่อง ดังนั้นขั้นตอนการทดสอบการปฏิบัติตามข้อกําหนดจึงไม่สามารถดําเนินการให้เสร็จสิ้นได้ด้วยกลไกการรีเซ็ตนี้เนื่องจากสาเหตุข้างต้น
ความละเอียด

เพื่อเอาชนะปัญหานี้ ควรแก้ไขรหัสคอนโทรลเลอร์รีเซ็ตเพื่อมองหา rx_pll_locked จาก GXB เพื่อให้ rx_digitalreset ดีแอสเซิร์ตสูง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® II GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้