ID บทความ: 000076713 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 17/12/2013

คําเตือนที่สําคัญ: Fitter ไม่สามารถกําหนดเส้นทางสัญญาณจากการลงทะเบียนการจับภาพ DQ I/Os ไปยัง DQ ได้อย่างถูกต้อง เนื่องจากไม่ได้วางการลงทะเบียนการจับภาพ DQ ไว้ถัดจาก DQ I/Os ที่เกี่ยวข้อง

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คําเตือนที่สําคัญต่อไปนี้อาจปรากฏขึ้นเมื่อคุณใช้ ALTDDIO_IN Intel FPGA IP ในการปรับใช้อินเทอร์เฟซที่ไม่ใช่หน่วยความจําในอุปกรณ์ Cyclone® III หรือ Cyclone® IV และหากไม่มีข้อจํากัดด้านตําแหน่งพินอย่างถูกต้อง

คําเตือนที่สําคัญ: Fitter ไม่สามารถกําหนดเส้นทางสัญญาณจากการลงทะเบียนการจับภาพ DQ I/Os ไปยัง DQ ได้อย่างถูกต้อง เนื่องจากไม่ได้วางการลงทะเบียนการจับภาพ DQ ไว้ถัดจาก DQ I/Os ที่เกี่ยวข้อง
ข้อมูล: DQ capture register ที่ ไม่ได้รับการกําหนดให้แล็ปที่อยู่ติดกันของ DQ I/O ที่

เนื่องจากนาฬิกาทั่วโลกไม่เกินสองนาฬิกา (นาฬิกาที่กลับด้านถูกนับแยกจากนาฬิกาที่ไม่ได้แปลงกลับ) อาจป้อนแล็ป คําเตือนจะปรากฏขึ้นหากแล็ปที่อยู่ติดกันของ DQ I/O ที่เกี่ยวข้องถูกใช้งานโดยการลงทะเบียนอินพุต DDIO สําหรับพินอื่นๆ แล้ว

ความละเอียด

ผลของคําเตือนเพิ่มขึ้น สําหรับอินเทอร์เฟซที่ไม่ใช่หน่วยความจํา คุณควรละเลยคําเตือนนี้ตราบเท่าที่เป็นไปตามข้อกําหนดด้านเวลาของคุณ หากไม่เป็นไปตามข้อกําหนดด้านเวลา คุณจําเป็นต้องเปลี่ยนตําแหน่งพินเพื่อแก้ไขคําเตือนที่สําคัญนี้

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

Cyclone® IV FPGA
Cyclone® IV GX FPGA
Cyclone® III FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้