คำอธิบาย
เพื่อให้ได้ประสิทธิภาพของค่า jitter iOPLL Intel® Stratix® 10 ตามที่ระบุไว้ใน ตารางข้อมูลอุปกรณ์ Intel Stratix 10 ให้จํากัดจํานวนพินการสลับเอาต์พุต (SSO) พร้อมกันที่ไม่ขึ้นต่อกันภายในธนาคาร IO ไปยังหมายเลขที่ระบุในตารางด้านล่าง สําหรับแต่ละความแข็งแกร่งในปัจจุบัน
|
ความแข็งแกร่งกระแสน้ําของพิน SSO (mA) |
จํานวนพิน SSO สูงสุด |
ค่า Jitter ต่อพิน SSO (ps/พิน) |
|
16 |
17 |
8 |
|
12 |
21 |
7 |
|
10 |
27 |
6 |
|
8 |
36 |
4 |
หากแอปพลิเคชันของคุณต้องการใช้พินที่ไม่โดดเด่นมากขึ้นเพื่อสลับพร้อมกัน ข้อมูลจําเพาะเอาต์พุต PLL jitter จะได้รับผลกระทบตามจํานวนที่ระบุไว้ในตาราง ข้อมูลจําเพาะอินเทอร์เฟซหน่วยความจําภายนอกจะไม่ได้รับผลกระทบเนื่องจากผลกระทบของค่า jitter เพิ่มเติมได้รับการพิจารณาในอัตราข้อมูลสูงสุดที่อุปกรณ์ Intel Stratix 10 รองรับ
แนวทางนี้ใช้ได้สําหรับอุปกรณ์ต่อไปนี้:
- Intel Stratix 10 GX ES3 และอุปกรณ์การผลิต
- Intel Stratix 10 SX ES1, ES2 และอุปกรณ์การผลิต
ความละเอียด
เอกสารได้รับการอัปเดตแล้ว