ไม่ อุปกรณ์ซีรี่ส์ Stratix® ไม่รองรับหน่วยความจําแบบอะซิงโครนัส Altera®แนะนําให้ใช้บล็อกหน่วยความจําซิงโครนัสสําหรับการออกแบบAltera
อุปกรณ์ซีรี่ส์ Stratix รองรับการอ่านแบบไม่ต่อเนื่อง ซึ่งมีข้อมูลเอาต์พุตอยู่ระหว่างรอบสัญญาณนาฬิกาเมื่อมีการขับเคลื่อนแอดเดรสการอ่านเข้ามา การอ่านแบบ Pseudo-asynchronous เป็นไปได้ในโหมดพอร์ตคู่ที่เรียบง่ายและเป็นจริงของStratix และบล็อก II M512 และ M4K Stratixโดยการตอกบัตรผ่านการเปิดใช้งานและอ่านการลงทะเบียนที่อยู่บนขอบสัญญาณนาฬิกาเชิงลบและการข้ามการลงทะเบียนเอาต์พุต
สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการแปลงการออกแบบหน่วยความจําที่ไม่ต่อเนื่อง โปรดดู AN 210: การแปลงหน่วยความจําจากแบบอะซิงโครนัสเป็นซิงโครนัสสําหรับการออกแบบ Stratix และ Stratix GX (PDF)