ID บทความ: 000076692 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

สามารถใช้หน่วยความจํา Tri-matrix ของอุปกรณ์ซีรี่ส์ Stratix แบบซิงโครนัสได้หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ไม่ อุปกรณ์ซีรี่ส์ Stratix® ไม่รองรับหน่วยความจําแบบอะซิงโครนัส Altera®แนะนําให้ใช้บล็อกหน่วยความจําซิงโครนัสสําหรับการออกแบบAltera

อุปกรณ์ซีรี่ส์ Stratix รองรับการอ่านแบบไม่ต่อเนื่อง ซึ่งมีข้อมูลเอาต์พุตอยู่ระหว่างรอบสัญญาณนาฬิกาเมื่อมีการขับเคลื่อนแอดเดรสการอ่านเข้ามา การอ่านแบบ Pseudo-asynchronous เป็นไปได้ในโหมดพอร์ตคู่ที่เรียบง่ายและเป็นจริงของStratix และบล็อก II M512 และ M4K Stratixโดยการตอกบัตรผ่านการเปิดใช้งานและอ่านการลงทะเบียนที่อยู่บนขอบสัญญาณนาฬิกาเชิงลบและการข้ามการลงทะเบียนเอาต์พุต

สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการแปลงการออกแบบหน่วยความจําที่ไม่ต่อเนื่อง โปรดดู AN 210: การแปลงหน่วยความจําจากแบบอะซิงโครนัสเป็นซิงโครนัสสําหรับการออกแบบ Stratix และ Stratix GX (PDF)

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Stratix® II GX FPGA
Stratix® II FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้