ID บทความ: 000076672 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 03/02/2020

ทําไมอีเธอร์เน็ตความหน่วงต่ํา 10G MAC Intel® FPGA IPเกิดการจําลองตัวอย่างการออกแบบล้มเหลว

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหากับซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 19.3, ความหน่วงแฝงต่ํา 10G MAC Intel® FPGA IPตัวอย่างการออกแบบที่สร้างขึ้นอาจพบปัญหาข้างต้น นี่เป็นเพราะแบบจําลองการจําลองส่งเอาต์พุต "X" (ไม่ได้กําหนด) แทนที่จะเป็นข้อมูลที่ถูกต้อง ซึ่งทําให้สัญญาณบล็อกล็อกสามารถยกเลิกการยืนยันและการจําลองได้แล้วจึงหยุด

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.4

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้