ID บทความ: 000076636 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 19/05/2017

ทําไม TLPs ที่ไม่ได้โพสต์ของฉันจึงไม่ปรากฏบนอินเทอร์เฟซการรับ AVST

สิ่งแวดล้อม

  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ตามที่อธิบายไว้ในคู่มือผู้ใช้สําหรับ Hard IP สําหรับอินเทอร์เฟซ PCI Express* Avalon-ST อินพุต rx_st_maskจะติดตั้ง TLPs ที่ไม่ได้โพสต์ทั้งหมดเมื่อยืนยัน

    ความละเอียด

    เพื่อแก้ไขปัญหานี้ ตรวจสอบให้แน่ใจว่าได้แยกอินพุตrx_st_maskออกเมื่อคุณต้องการรับ TLPs ที่ยังไม่ได้ลงรายการบัญชีบนอินเทอร์เฟซ AVST Rx

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 12 ผลิตภัณฑ์

    Stratix® V FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA
    Stratix® IV GX FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Arria® V FPGA และ SoC FPGA
    Arria® II FPGA
    Cyclone® IV GX FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Stratix® IV GT FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้