ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.2 หรือก่อนหน้า เมื่อสร้างตัวอย่างการออกแบบด้วย Intel® Stratix® 10 E-Tile Hard IP สําหรับอีเธอร์เน็ต - ตัวแปรพื้นฐาน 10Gbps และ 25Gbps ความถี่นาฬิกาอ้างอิงเริ่มต้นจะเกิดขึ้นที่ 322 MHz ใน GUI ทรัพย์สินทางปัญญา อย่างไรก็ตาม เมื่อมีการสร้างตัวอย่างการออกแบบ ความถี่สัญญาณนาฬิกาอ้างอิง (i_clk_ref) จะถูกแมปกับPIN_AN13ของชุด Devkit Signal Integrity Intel® Stratix® 10 TX ที่มีความถี่ 156 MHz ดังนั้นตัวอย่างการออกแบบจึงทํางานไม่ถูกต้อง
หากต้องการแก้ไขปัญหานี้ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 19.2 หรือก่อนหน้า ให้เปลี่ยนการกําหนด QSF ของนาฬิกาอ้างอิง (i_clk_ref) เพื่อPIN_AN15บนชุด Devkit TX Signal Integrity Intel® Stratix® 10 TX ซึ่งมีความถี่เริ่มต้น 322 MHz หรือเปลี่ยนความถี่สัญญาณนาฬิกาอ้างอิงเป็น 156 MHz ใน IP GUI
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.3