ID บทความ: 000076613 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/02/2019

ทําไมชุดเครื่องมือดีบัก EMIF ถึงรายงานว่าสัญญาณ Stratix® 10 DDR4 CKE*, ODT* และ RESET ไม่ได้รับการปรับเทียบ

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® Stratix® 10 อินเทอร์เฟซหน่วยความจำภายนอก
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ชุดเครื่องมือดีบัก EMIF ไม่ตั้งโต๊ะสําหรับสัญญาณ Stratix® 10 DDR4 CKE* และ ODT* โดยตรงเนื่องจากข้อมูลจําเพาะ DDR4 ไม่ได้รวมไว้ในการคํานวณพาริตี้ที่อยู่/คําสั่ง

ความละเอียด

ในส่วน Address / Command Margins ชุดเครื่องมือดีบัก EMIF จะรายงานสัญญาณทั้งหมดที่อาจมีความล่าช้า อย่างไรก็ตาม มาร์จิ้นจะถูกรายงานเฉพาะบนสัญญาณที่ได้รับการสอบเทียบอย่างชัดแจ้ง
อย่างไรก็ตาม สัญญาณ CKE*, ODT* และ RESET จะปรับเทียบอย่างชัดแจ้งตามระดับ / deskew ของ CS* ดังนั้นจึงไม่ได้รับการรายงานระยะขอบ
สัญญาณ CKE*, ODT* และ RESET ถูกตั้งโปรแกรมด้วยค่าการตั้งค่าการหน่วงเวลาเดียวกันกับสัญญาณ CS*

โปรดทราบว่าอักขระ * หมายถึงหมายเลขลําดับหน่วยความจํา

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้