ID บทความ: 000076563 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 03/02/2016

ทําไมฉันจึงเห็นคําขออ่านหรือเขียนที่ตกหล่นเมื่อทําการจําลอง Hard IP สําหรับคอร์ PCI Express Avalon®-MM DMA

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • การจำลองแบบ
  • DMA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาของการทดสอบเบนช์ที่สร้างขึ้นโดยแคตตาล็อก IP หรือ Platform Designer คุณจะเห็นทรานแซคชันตกหล่นหากปัญหาการทดสอบของคุณเว้นระยะห่างอย่างใกล้ชิด (ย้อนกลับไปด้านหลัง) อ่านหรือเขียนหน่วยความจําจาก Endpoint (ไปยัง Rootport) ซึ่งมีผลกับหน่วยความจํา Avalon®ที่แมปกับตัวแปร DMA

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้เพิ่มเวลาระหว่างคําขอแบบอัพสตรีมของคุณ

    Intel แนะนําให้ใช้ Root Port Bus Functional Model (BFM) สําหรับการตรวจสอบการผลิต PCIe Hard IP ของบริษัทอื่น

    ปัญหานี้ยังไม่ได้รับการกําหนดเวลาให้แก้ไขในรุ่นซอฟต์แวร์ Intel® Quartus® Prime ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 16 ผลิตภัณฑ์

    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Intel® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้