ปัญหาสำคัญ
คำอธิบาย
ซอฟต์แวร์ Quartus II เวอร์ชั่น 14.1 และ 15.0 สามารถอนุญาตMAXได้ผิดพลาด การออกแบบอุปกรณ์ 10 แบบเพื่อใช้การเชื่อมต่อที่ไม่มีอยู่ระหว่างพิน DPCLK และนาฬิกา เครือข่าย, โดยเฉพาะอย่างยิ่งซอฟต์แวร์อาจอนุญาตให้มีการเชื่อมต่อจาก DPCLK0 ไปยัง GCLK[4] และจาก DPCLK2 ถึง GCLK[9] หากคุณใช้พาธใดๆ ที่ไม่มีอยู่ในตัวคุณ การออกแบบ ซอฟต์แวร์ไม่ได้บ่งบอกถึงปัญหาใดๆ แต่สร้างปัญหาที่ไม่สามารถใช้งานได้ การออกแบบบนFPGA ดูผู้ใช้การตอกบัตรและ PLL MAX 10 คู่มือสําหรับการเชื่อมต่อ DPCLK ไปยัง GCLK ที่อนุญาต: https://documentation.altera.com/#/00003866-AA
ความละเอียด
ไม่มีวิธีแก้ไขปัญหา ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ที่กําลังจะมาถึง วาง จำหน่าย