เมื่อทําการสังเคราะห์การออกแบบ SystemVerilog ในซอฟต์แวร์ Quartus® Prime Pro Edition คุณอาจเห็นข้อความแสดงข้อผิดพลาดร้ายแรงคล้ายกับด้านล่าง:
ข้อผิดพลาดร้ายแรง: การละเมิดส่วนที่ (nil)
โมดูล: quartus_syn
การติดตามสแต็ก:
0x44d235: VeriPortConnect::CreatePortRefs(Instance*, int. ไม่มีการรับรอง, int ไม่มีการรับรอง, int*, VeriIdDef*) 0x537 (synth_vrfx2)
0x471d16: VeriInstId::InstantiateModule(VeriIdDef*, Netlist*, Map const*, int ที่ไม่มีการรับรอง, char const*, Map*) 0x89c (synth_vrfx2)
0x4b7933: VeriModuleInstantiation::ElaborateModuleItemInternal (Map*, Map*) 0x2fa7 (synth_vrfx2)
0x4c1eb8: VeriModule::Elaborate(Map*, Array*, int) ที่ไม่มีการรับรอง) 0xfcc (synth_vrfx2)
0x5594f2: veri_file::Elaborate(char const*, char const*, Map const*) 0x218 (synth_vrfx2)
0x3b9fd6: new_verific:VRFX2_EXTRACTOR:extract_hierarchy(char const*, BASEX_ELABORATE_INFO*, bool, bool) 0x3ac (synth_vrfx2)
การแก้ไขปัญหาหนึ่งที่เป็นไปได้คือการใช้การเชื่อมต่อพอร์ตอย่างชัดแจ้งในไฟล์การออกแบบ SystemVerilog ของคุณ ตัวอย่างเช่น แทนที่ (.invalidport) ด้วย (.invalidport(invalidport))
ปัญหานี้ได้รับการกําหนดให้แก้ไขในซอฟต์แวร์ Quartus Prime รุ่นใหม่ในอนาคต