ปัญหาสำคัญ
คู่มือผู้ใช้ RapidIO I & II แนะนําการใช้ตัวอย่างการทํางานการทดสอบการจําลองการทํางานที่เกิดขึ้นเมื่อมีการสร้างโมเดลการจําลอง IP อย่างไรก็ตาม custers ที่ต้องการสร้างเทสเบนช์ของตัวเองสามารถใช้ตัวเลือก "Create Testbench System" ใน Qsys
ระหว่างการสร้าง Qsys จะเห็นข้อผิดพลาดด้านล่าง:
"ข้อผิดพลาด: ระบบ _tb._inst.tx_bonding_clocks_ch0: ระบบ _inst.tx_bonding_clocks_ch0 ต้องเชื่อมต่อกับเอาต์พุตhssi_bonded_clock"
ต้องระบุข้อผิดพลาดนี้ PHY แบบเนทีฟจําเป็นต้องมีพอร์ตอินพุต tx_bonding_clock เชื่อมต่อกับสัญญาณนาฬิกาเอาต์พุต PLL ของตัวรับส่งสัญญาณ Create Testbench เพิ่งสร้างห่อห่อหลอมเหลวไปยัง IP cre และด้วยเหตุนี้ข้อผิดพลาดจึงแจ้งให้ผู้ใช้ทราบว่าพอร์ตจําเป็นต้องเชื่อมต่อในภายหลังในการออกแบบขั้นสุดท้าย
วิธีแก้ไขปัญหานี้:
1. ปิดกล่องโต้ตอบ เจนเนอเรชั่น
2. ใน Quartus® ให้ไปที่ "ไฟล์" > "Open" ระบบ > _tb > _tb.qsys
คุณจะได้รับข้อความแสดงข้อผิดพลาดเกี่ยวกับtx_bonding_clocksที่ไม่มีการเชื่อมต่อ
3. ส่งออกพอร์ต tx_bonding_clocks เพื่อแก้ไขข้อผิดพลาด
4. ไปที่ "Generate" > "Generate HDL..." >การจําลอง>>เลือก> "สร้างแบบจําลองการจําลอง" ที่ต้องการ
5. เสร็จสิ้นแล้ว คุณจะได้รับโมเดลการจําลองเหมือนกับระบบ Generate testbench
ปัญหานี้ไม่ได้กําหนดเวลาให้แก้ไขในการเปิดตัวซอฟต์แวร์ Quartus Prime ในอนาคต