คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.1 หรือก่อนหน้า หน่วยความจํา Intel® P-Tile Avalon®แมป IP สําหรับ PCI Express* 4.0x4 ตัวอย่างการออกแบบ Root Port รายงานข้อผิดพลาดในระหว่างการคอมไพล์
ข้อผิดพลาด(21410): ข้อผิดพลาด Verilog HDL ที่ s10_rp_avmm_master_hwtcl.v(130): ไม่รองรับรายงานการควบคุมเหตุการณ์ภายในโปรแกรมย่อยสําหรับการสังเคราะห์
ความละเอียด
เพื่อแก้ไขปัญหานี้ จําเป็นต้องสร้างไฟล์การจําลองและการสังเคราะห์แยกและคอมไพล์ตัวอย่างการออกแบบใหม่
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro/Standard Edition เวอร์ชั่น 22.4