ID บทความ: 000076526 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 22/07/2015

ฉันจะแก้ไขคําเตือนสัญญาณนาฬิกาที่ผิดกฎหมายที่เกี่ยวข้องกับสัญญาณ Clocktopld และ observablebyteserdesclock บนช่อง 4 ของการใช้งาน PCIe x8 Hard IP ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อผิดพลาดต่อไปนี้ในช่อง 4 ทางกายภาพของ PCIe® การใช้งาน x8 Hard IP ระหว่างการวิเคราะห์ TimeQuest

     

    พาธอินสแตนซ์ >|g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_stratixv_hssi_8g_rx_pcs|wys|clocktopld

     

    พาธอินสแตนซ์ |g_xcvr.sv_xcvr_pipe_native|inst_sv_xcvr_native|inst_sv_pcs|ch[4].inst_sv_pcs_ch|inst_stratixv_hssi_8g_rx_pcs|wys|observablebyteserdesclock

     

    มีการใช้ Physical channel Ch[4] ในการใช้งาน IP ฮาร์ด PCIe x8 ภายใน แต่ไม่ใช้เป็นแชน  เนลข้อมูล ดังนั้นคําเตือนสัญญาณนาฬิกาที่ผิดกฎหมายเหล่านี้ที่เกี่ยวข้องกับ Ch[4] จึงไม่ควรส่งผลกระทบต่อการทํางานของการเชื่อมต่อ

    ความละเอียด

    คุณสามารถละเลยคําเตือนเหล่านี้ได้

     

    ปัญหานี้ยังไม่ได้รับการกําหนดเวลาให้แก้ไข

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Stratix® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้