ID บทความ: 000076523 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/10/2020

ทําไมตัวเลือก Run Driver Margins จึงไม่พร้อมใช้งานในชุดเครื่องมือดีบัก EMIF เมื่อกําหนดเป้าหมายอุปกรณ์ Intel Agilex® 7 FPGA

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® ส่วนประกอบดีบักของอินเทอร์เฟซหน่วยความจำภายนอก
  • อินเทอร์เฟซและคอนโทรลเลอร์หน่วยความจำ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.3 และก่อนหน้า คุณอาจเห็นว่าตัวเลือก "Run Driver Margins" ไม่สามารถใช้งานได้ในชุดเครื่องมือดีบัก EMIF

     

     

    ความละเอียด

    ทําตามคําแนะนําในส่วน "การเปิดใช้งานชุดเครื่องมือ EMIF ในการออกแบบที่มีอยู่" ใน คู่มือผู้ใช้ Intel® Agilex® FPGA IP

    นอกจากนี้ เมื่อเชื่อมต่อ IP การปรับเทียบและ IP EMIF ใน Platform Designer ให้คลิก emif_calbus ใน IP การปรับเทียบก่อน แล้วจึงเชื่อมต่อเข้ากับ emif_calbus ใน IP EMIF

    โดยเริ่มจากซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4
     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้