ID บทความ: 000076515 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/03/2021

สามารถใช้อินเทอร์เฟซ MMR ร่วมกับ Efficiency Monitor ใน Intel® FPGA IP อินเทอร์เฟซหน่วยความจําภายนอกได้หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Lite Edition
  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • IP เอฟพีจีเอ Intel® Stratix® 10 อินเทอร์เฟซหน่วยความจำภายนอก
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อจํากัดในซอฟต์แวร์ Intel® Quartus® Prime Edition จึงไม่สามารถเปิดใช้งานอินเทอร์เฟซ Memory Mapped Configuration and Status Register (MMR) ร่วมกับ Efficiency Monitor เมื่อใช้อินเทอร์เฟซ DDR3 หรือ DDR4 โดยใช้อินเทอร์เฟซหน่วยความจําภายนอก Intel FPGA IP สําหรับ Intel® Arria® 10 Intel® Cyclone® 10 GX หรืออุปกรณ์ Intel® Stratix® 10

    การเปิดใช้งานทั้งสองตัวเลือกจะส่งผลให้เกิดข้อผิดพลาดดังที่แสดงด้านล่าง:

    ข้อผิดพลาด: อินเทอร์เฟซต้องมีนาฬิกาที่เกี่ยวข้อง

    ความละเอียด

    ไม่มีแผนที่จะแก้ไขข้อจํากัดนี้

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้