คำอธิบาย
JESD204C Intel® FPGA IP ใน Intel® Quartus® Prime Pro เวอร์ชั่น 19.4 จะแชร์ซิงโครไนซ์ซิงโครไนซ์จากตัวรับส่งสัญญาณ (PHY)
JESD204C Intel® FPGA IPในโหมดพื้นฐานเท่านั้นไม่มีตัวรับส่งสัญญาณ (PHY) ซึ่งส่งผลให้การสร้าง IP ล้มเหลวเนื่องจากไฟล์สําหรับโหมดนี้หายไป
ความละเอียด
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.1 ขึ้นไป