ID บทความ: 000076484 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 06/03/2019

ทําไมความกว้างของพอร์ตจึงไม่ตรงกันเมื่อพยายามเชื่อมต่อเอาต์พุตตัวเข้ารหัสเข้ากับอินพุตตัวถอดรหัสของคอร์ Intel® FPGA IP LDPC โดยตรง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® การตรวจเช็คพาริตีความหนาแน่นต่ำ (LDPC) IP-LDPC
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ผลลัพธ์ของตัวเข้ารหัส LDPC Intel® FPGA IP Core ไม่สามารถเชื่อมต่อโดยตรงกับอินพุตของตัวถอดรหัสคอร์ Intel FPGA IP LPDC ข้อมูลเอาต์พุตของตัวเข้ารหัสจะต้องได้รับอัตราส่วนโอกาสในการทําบันทึก (LLR) และการแปลงซอฟต์บิตก่อนที่จะป้อนลงในตัวถอดรหัส คุณจะต้องสร้างตรรกะการแปลงโดยใช้ซอฟต์ลอจิก

    ความละเอียด

    ไม่จําเป็นต้องแก้ไขปัญหาใดๆ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 10 ผลิตภัณฑ์

    Cyclone® IV FPGA
    Cyclone® V FPGA และ SoC FPGA
    Intel® MAX® 10 FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA
    Stratix® V FPGA
    Stratix® IV FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Cyclone® 10 FPGA
    Arria® V FPGA และ SoC FPGA
    Arria® II FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้