ID บทความ: 000076475 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ใน ALTCLKCTRL MegaWizard พอร์ต 'ena' ลงทะเบียนที่มี 'Falling Edge of Input Clock' ส่งผลต่อสัญญาณเอาต์พุตอย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

โดยใช้พอร์ตลงทะเบียน \'ena\' เป็น \'Falling Edge of Input Clock\' จะช่วยให้มั่นใจได้ว่าสัญญาณนาฬิกาขาออกจะสัญญาณนาฬิกาสมบูรณ์ตลอดเวลาระหว่างเปิดใช้งาน/ปิดใช้งานการลงทะเบียน \'ena\' รูปภาพที่ 1 แสดงการปรับใช้การลงทะเบียน \'ena\' ในอุปกรณ์ Altera

รูปภาพที่ 1

Figure 1

 

ใน ALTCLKCTRL MegaWizard หากผู้ใช้เลือกลงทะเบียน \'ena\' พอร์ตที่มี \'Falling Edge of Input Clock\' สัญญาณนาฬิกาเอาต์พุตจะมีให้บริการต่อหนึ่งชุดรวม Edge หลังจาก \'ena\' สูง ดูรูปภาพที่ 2 สําหรับแผนผังการทํางาน

รูปภาพที่ 2

Figure 1

 

สัญญาณนาฬิกาเอาต์พุตจะหยุดลงหนึ่งครั้งหลังจากการสลับ \'ena\' ต่ํา ดูรูปภาพที่ 3 สําหรับแผนผังการทํางาน

รูปภาพที่ 3

Figure 1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้