ID บทความ: 000076464 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 28/06/2012

RapidIO IP Core Customer Testbench ล้มเหลวในการจําลองสําหรับรูปแบบArria V บางส่วนที่มีความถี่นาฬิกาอ้างอิงไม่ตรงกัน

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    การทดสอบสําหรับฟังก์ชัน RapidIO MegaCore x1 5.00 Gbaud รูปแบบต่างๆ ที่มุ่งเป้าไปยังอุปกรณ์ Arria V อาจล้มเหลวเนื่องจาก ของความถี่นาฬิกาอ้างอิงที่ทําให้การสั่งซื้อไบต์ไม่ตรงกัน จากตัวรับส่งสัญญาณ RX

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ให้ตั้งค่าความถี่นาฬิกาอ้างอิงเป็น 200 MHz หรือ 500 MHz ใน RapidIO parameter Editor ก่อนสร้าง ฟังก์ชัน RapidIO MegaCore ของคุณ

    ปัญหานี้ได้รับการแก้ไขในเวอร์ชั่น 11.1 SP2 ของ RapidIO MegaCore ฟังก์ชัน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอ Stratix®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้