คำอธิบาย
หลังจากFPGAการกําหนดค่าอุปกรณ์แล้ว ด้านล่างเป็นลําดับการสอบเทียบสําหรับ ip Intel® Stratix® 10 EMIF
สําหรับ IP ที่ไม่ใช่ HPS EMIF ลําดับคือการปรับเทียบแบบ on-chip termination (OCT) การสอบเทียบ I/O PLL ตามด้วยการปรับเทียบ EMIF
สําหรับ HPS EMIF IP จะมีลําดับการสอบเทียบ OCT / PLL / EMIF ในขั้นตอนแรก HPS จากนั้นFPGAที่เหลือจะทําในโหมดที่FPGAก่อน
การสอบเทียบ I/O PLL สําหรับ PLL ที่ไม่ใช่ EMIF จะถูกแยกออกจากกันก่อนที่จะป้อนข้อมูลในโหมดผู้ใช้และหลังจากรายการโหมดผู้ใช้ โดยขึ้นอยู่กับการกําหนดค่าของ PLL เอง หาก PLL ใช้โหมดชดเชยภายใน ระบบจะปรับเทียบโหมดก่อนการป้อนข้อมูลในโหมดผู้ใช้ หากใช้โหมดชดเชยคอร์ โหมดดังกล่าวจะถูกปรับเทียบหลังจากการป้อนข้อมูลในโหมดผู้ใช้ ทั้งหมดนี้เกิดขึ้นก่อนการสอบเทียบ EMIF ซึ่งทําได้ทั้งหมดในโหมดผู้ใช้