ปัญหาสำคัญ
Intel® FPGA IP Cores ต่อไปนี้สร้างการออกแบบตัวอย่างสําหรับชุดพัฒนา SoC ตัวรับส่งสัญญาณ Intel Agilex® 7 FPGA-ซีรี่ส์ ที่มีการตั้งค่า VID ที่ไม่ถูกต้อง
1) Serial Lite IV Intel® FPGA IP
2) Intel® FPGA IP Interlaken (เจนเนอเรชั่น 2)
3) Intel® FPGA IP อีเธอร์เน็ตความเร็วสามเท่า
4) Intel® FPGA IP การกําหนดค่าใหม่แบบไดนามิก E-Tile
5) E-Tile Hard IP สําหรับอีเธอร์เน็ตและ Intel® FPGA IP CPRI PHY
6) JESD204B Intel® FPGA IP
7) JESD204C Intel® FPGA IP
หาการตั้งค่า VID ที่ถูกต้องได้ในหัวข้อ 6.1 เพิ่มการตั้งค่า SmartVID ในไฟล์ Intel® Quartus® Prime QSF ของคู่มือผู้ใช้ชุดพัฒนาตัวรับส่งสัญญาณ-SoC Intel® Agilex™ F-ซีรี่ส์
อัปเดตตัวอย่างการออกแบบด้วยการตั้งค่า VID ที่ถูกต้องตามที่แสดงด้านล่าง:
set_global_assignment -name PWRMGT_BUS_SPEED_MODE "100 KHZ"
set_global_assignment -name PWRMGT_SLAVE_DEVICE0_ADDRESS 42
set_global_assignment -name PWRMGT_SLAVE_DEVICE1_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE2_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE3_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE4_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE5_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE6_ADDRESS 00
set_global_assignment -name PWRMGT_SLAVE_DEVICE7_ADDRESS 00
USE_PWRMGT_SCL SDM_IO0 ชื่อ set_global_assignment
set_global_assignment -name USE_PWRMGT_SDA SDM_IO12
set_global_assignment -name USE_CONF_DONE SDM_IO16
set_global_assignment -name VID_OPERATION_MODE "PMBUS MASTER"
set_global_assignment -name PWRMGT_VOLTAGE_OUTPUT_FORMAT "LINEAR FORMAT"
set_global_assignment -name PWRMGT_LINEAR_FORMAT_N "-13"
set_global_assignment -name PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLTS
ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต
