ปัญหาสำคัญ
คอร์ Intel® FPGA IP ต่อไปนี้สร้างการออกแบบตัวอย่างสําหรับชุดเครื่องมือพัฒนา SoC ตัวรับส่งสัญญาณซีรีส์ Intel Agilex® 7 FPGA ที่มีการตั้งค่า VID ที่ไม่ถูกต้อง
1)serialliteiv Intel® FPGA IP
2) Intel® FPGA IP Interlaken (เจนเนอเรชั่น 2)
3)สาม- ความเร็วอีเทอร์เน็ต Intel® FPGA IP
4) Intel® FPGA IP การกําหนดค่าใหม่แบบไดนามิก E-Tile
5) E-Tile Hard IP สําหรับอีเธอร์เน็ตและ Intel® FPGA IP CPRI PHY
6)JESD204B Intel® FPGA IP
7)JESD204C Intel® FPGA IP
8)ระบบย่อยอีเธอร์เน็ต Intel® FPGA IP
การตั้งค่า VID ที่ถูกต้องสามารถพบได้ในส่วน 6.1 เพิ่มการตั้งค่า SmartVID ในไฟล์ Intel® Quartus® Prime QSF ของ Intel Agilex® คู่มือผู้ใช้ชุดเครื่องมือพัฒนา SoC ตัวรับส่งสัญญาณ F-ซีรีส์
อัปเดตตัวอย่างการออกแบบด้วยการตั้งค่า VID ที่ถูกต้องดังแสดงด้านล่าง:
set_global_assignment -ชื่อ PWRMGT_BUS_SPEED_MODE "100 KHZ"
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE0_ADDRESS 42
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE1_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE2_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE3_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE4_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE5_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE6_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE7_ADDRESS 00
set_global_assignment -ชื่อ USE_PWRMGT_SCL SDM_IO0
set_global_assignment -ชื่อ USE_PWRMGT_SDA SDM_IO12
USE_CONF_DONE SDM_IO16 ชื่อ set_global_assignment
set_global_assignment -ชื่อ VID_OPERATION_MODE "PMBUS MASTER"
set_global_assignment -ชื่อ PWRMGT_VOLTAGE_OUTPUT_FORMAT "LINEAR FORMAT"
set_global_assignment -ชื่อ PWRMGT_LINEAR_FORMAT_N "-13"
set_global_assignment -ชื่อ PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLTS
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition