ปัญหาสำคัญ
คอร์ IP ต่อไปนี้สร้างการออกแบบตัวอย่างสําหรับ Agilex™ 7 FPGA Series Transceiver SoC Development Kit ที่มีการตั้งค่า VID ที่ไม่ถูกต้อง
1)Serial Lite IV IP
2) Interlaken (เจนเนอเรชั่น 2) IP
3)สาม- ความเร็วอีเทอร์เน็ต ip
4)E-Tile Dynamic Reconfiguration IP
5) E-Tile Hard IP สําหรับอีเธอร์เน็ตและ CPRI PHY IP
6)ip JESD204B
7)ip JESD204C
8) IP ระบบย่อย Ethernet
การตั้งค่า VID ที่ถูกต้องสามารถพบได้ในหัวข้อ 6.1 เพิ่มการตั้งค่า SmartVID ในไฟล์ Quartus® Prime QSF ของคู่มือผู้ใช้ Agilex™ F-Series Transceiver-SoC Development Kit
อัปเดต ตัวอย่างการออกแบบด้วยการตั้งค่า VID ที่ถูกต้องดังแสดงด้านล่าง:
set_global_assignment -ชื่อ PWRMGT_BUS_SPEED_MODE "100 KHZ"
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE0_ADDRESS 42
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE1_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE2_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE3_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE4_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE5_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE6_ADDRESS 00
set_global_assignment -ชื่อ PWRMGT_SLAVE_DEVICE7_ADDRESS 00
set_global_assignment -ชื่อ USE_PWRMGT_SCL SDM_IO0
set_global_assignment -ชื่อ USE_PWRMGT_SDA SDM_IO12
USE_CONF_DONE SDM_IO16 ชื่อ set_global_assignment
set_global_assignment -ชื่อ VID_OPERATION_MODE "PMBUS MASTER"
set_global_assignment -ชื่อ PWRMGT_VOLTAGE_OUTPUT_FORMAT "LINEAR FORMAT"
set_global_assignment -ชื่อ PWRMGT_LINEAR_FORMAT_N "-13"
set_global_assignment -ชื่อ PWRMGT_TRANSLATED_VOLTAGE_VALUE_UNIT VOLTS
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition