ID บทความ: 000076417 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/10/2020

ทําไม IP Intel® FPGA P-Tile Avalon®แมปหน่วยความจําสําหรับ PCI Express* GUI แสดงความกว้างของบัสข้อมูลและความถี่นาฬิกาที่ไม่ถูกต้อง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในIntel® FPGA P-Tile Avalon® IP แมปหน่วยความจําสําหรับ PCI Express* สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.2 GUI จะแสดงความกว้างของบัสข้อมูลและความถี่นาฬิกาที่ไม่ถูกต้อง

    วิธีแก้ไข

    คู่มือผู้ใช้ Intel® FPGA P-Tile Avalon® แมปหน่วยความจําสําหรับคู่มือผู้ใช้ PCI Express*, ความถี่ของตาราง PHY Clock และ Application Clock แสดงรายการ ค่าที่ถูกต้องของความกว้างของข้อมูลและความถี่นาฬิกาของแอปพลิเคชัน (p_app_clk) สําหรับ IP Intel® FPGA P-Tile Avalon®แมปหน่วยความจําสําหรับ PCI Express*

    https://www.intel.com/content/www/us/en/programmable/documentation/aib1557867923977.html#rsc1567029023459

     

    ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Agilex™ F-ซีรี่ส์ และเอฟพีจีเอ SoC
    เอฟพีจีเอ Intel® Stratix® 10 DX

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้