ID บทความ: 000076416 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/01/2020

ทําไมการทดสอบการออกแบบตัวอย่างสําหรับช่องเดียว E-tile Hard IP สําหรับ Ethernet Intel® Stratix® 10 FPGAตัวแปร IP 10GBASE-KR ไม่เสร็จสมบูรณ์ใน Ncsim® หรือ Xcellium® ใด

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อีเธอร์เน็ต
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 19.4 ตัวอย่างการทดสอบการออกแบบสําหรับ E-Tile Hard IP สําหรับอีเธอร์เน็ต Intel® Stratix®ตัวแปร IP FPGA 10 ตัวที่เลือกช่องเดียวที่ 10GBASE-KR จะไม่เสร็จสมบูรณ์เมื่อใช้ Ncsim® หรือ Xcellium®

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้เพิ่มจํานวนช่องสัญญาณในตัวแปร 10GBASE-KR ของคุณให้มากกว่า '1' เมื่อจําลองการออกแบบตัวอย่างด้วย Ncsim หรือ Xcellium

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro เวอร์ชั่น 20.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA
    เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้