ID บทความ: 000076394 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 12/12/2017

จะกําหนดตําแหน่งพิน PHYLite IP RZQ ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Arria® 10 PHY Lite สำหรับอินเทอร์เฟซแบบขนาน
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    PHYLite IP ไม่มีพินอินพุต RZQ ซึ่งคุณสามารถวางโดยตรงได้ ในระหว่างการคอมไพล์ ซอฟต์แวร์ Intel® Quartus® Prime จะสร้างฟังก์ชัน ALTOCT IP รวมถึงสัญญาณ RZQ และกําหนดตําแหน่งพิน

    ความละเอียด

    สามารถกําหนดสัญญาณ RZQ ให้กับตําแหน่งพินโดยใช้โฟลว์นี้ :

    1. ใต้แท็บ PHYLite IP Group ของตัวแก้ไขพารามิเตอร์ IP ให้ตั้งค่ากลุ่มการตั้งค่า OCT เป็นค่า OCT ที่จําเป็นของคุณ
    2. สร้าง IP และสร้างอินสแตนซ์ในโครงการของคุณ (หรือสร้างโครงการออกแบบตัวอย่าง PHYLite)
    3. คอมไพล์โครงการ Intel Quartus Prime Fitter จะวางพิน RZQ ไว้ที่ตําแหน่งที่เลือกและหากคุณมองดูพินอินพุตของรายงาน Fitter > Plan > Pins คุณจะเห็นชื่อสัญญาณ RZQ คล้ายกับต่อไปนี้ :
      |คอร์|arch_inst|u_phylite_io_bufs|data_io_buf_gen_grp[0].data_io_obuf_gen[0].u_data_buf~oct_cal_blockrzq_pad~bp
      เหตุผลในการเรียกใช้การคอมไพล์เริ่มต้นนี้คือการตรวจสอบว่า PHYLite IP สามารถวางได้สําเร็จ
    4. หากต้องการวางพิน RZQ ไว้ที่ตําแหน่งพินที่รองรับ RZQ ที่เลือกได้ คุณจะต้องเพิ่มการบ้านของ QSF เพื่อบังคับให้ Intel Quartus Prime Fitter วางลงในตําแหน่งที่ต้องการ
      ใน Pin Planner คุณสามารถดูตําแหน่งพิน RZQ ที่มีอยู่ได้โดยดูที่หน้าต่าง งาน พิน OCT > RZQ ดับเบิลคลิกบน RZQ และแสดงพิน RZQ พร้อมเส้นกรอบที่หนาในแผนผังเส้นตารางพิน
      งานตัวอย่างที่แสดงในที่นี้ใช้มาตรฐาน SSTL-15 I/O สําหรับข้อมูล PHYLITE และพินแฟลช                                         set_location_assignment PIN_AH3 -to octrzq
      set_instance_assignment -name IO_STANDARD "1.5 V" -to octrzq
      set_instance_assignment -name RZQ_GROUP OCTRZQ -ไปยัง
      set_instance_assignment -name RZQ_GROUP OCTRZQ -ไปยัง
      หมาย เหตุ:
      a) เพิ่มการบ้านRZQ_GROUPสําหรับข้อมูลทั้งหมดและพินแฟลชในอินเทอร์เฟซ PHYLite
      ข) ชื่อของพิน RZQ (octrzq ในตัวอย่างนี้) เป็นเพียงชื่อสตริงอักขระและสามารถเปลี่ยนได้
    5. คอมไพล์โครงการใหม่
    6. ตรวจสอบใน Pin Planner ว่าใส่พิน RZQ อย่างถูกต้อง
      โปรดทราบว่าคุณสามารถละเลยความผิดปกติต่อไปนี้ซึ่งอาจเกิดขึ้นในโครงการที่เหมาะสม :
      a) ใน Pin Planner พิน octrzq จะถูกวางไว้ในตําแหน่งที่เลือก แต่จะมี "?" แสดงอยู่ในรายการพินชื่อโหนด
      b) ใน รายงาน Fitter > Plan stage > พินอินพุต พิน RZQ จะยังคงตั้งชื่อเป็น
      |คอร์|arch_inst|u_phylite_io_bufs|data_io_buf_gen_grp[0].data_io_obuf_gen[0].u_data_buf~oct_cal_blockrzq_pad~bp

    โฟลว์นี้วางแผนที่จะจัดทําเอกสารในคู่มือผู้ใช้ PHYLite เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้