ทําไมค่าข้อมูลที่อ่านไม่ถูกต้องสําหรับการหน่วงเวลาอินพุต DQS เมื่อใช้โหมดการกําหนดค่าใหม่แบบไดนามิกใน Arria® 10 PHYLite IP

เมื่อใช้โหมดการกําหนดค่าใหม่แบบไดนามิกใน IP PHYLite Arria® 10 คุณอาจเขียนค่าสําหรับการหน่วงเวลาอินพุต DQS ไปยังตําแหน่งที่อยู่เฉพาะ แต่คุณอาจเห็นค่าข้อมูลที่แตกต่างกันสําหรับการหน่วงเวลาอินพุต DQS เมื่ออ่านกลับไปยังตําแหน่งเฉพาะเนื่องจากช่วงทางกฎหมายของดีเลย์อินพุต DQS ไม่ได้รับการแก้ไขและขึ้นอยู่กับความถี่ VCO

วิธีการสอบเทียบทั่วไปคือการกวาดการหน่วงเวลาอินพุต DQS เพื่อให้ได้ผลลัพธ์ pass/fail การสอบเทียบที่คาดไว้คือเพิ่มการหน่วงเวลาอินพุต DQS ผ่านช่วงที่ถูกต้องและจับค่าที่ใหญ่ที่สุดก่อนที่จะผ่าน จากนั้นเพิ่มการหน่วงเวลาอินพุต DQS และจับค่าที่เล็กที่สุดก่อนที่อินพุตจะล้มเหลว จากนั้นการหน่วงเวลาอินพุต DQS จะถูกตั้งค่าไว้กลางจุดของค่าข้างต้นสองค่า

อย่างไรก็ตาม ค่าช่วง 10 บิตทั้งหมดสําหรับการหน่วงเวลาอินพุต DQS (เช่น 0X3FF) จะไม่สามารถใช้ได้สําหรับความถี่ของอินเทอร์เฟซที่ช้ากว่า เนื่องจากมีเซลล์หน่วงเวลาอยู่จํากัดโดยที่เซลล์แต่ละเซลล์มีกระบวนการ แรงดันไฟฟ้า และอุณหภูมิ (PVT) ขึ้นอยู่กับค่าหน่วงเวลาคงที่ วงจร ARRIA® 10 PHYLite สามารถหน่วงเวลาอินพุต DQS เป็นค่าสูงสุดตามกฎหมาย

ดังนั้น หากคุณเขียนค่าสําหรับการหน่วงเวลาอินพุต DQS ที่มากกว่าการหน่วงเวลาอินพุต DQS สูงสุด คุณจะเขียนค่าเท่ากับการหน่วงเวลาอินพุต DQS สูงสุด และคุณจะอ่านค่าย้อนหลังให้เท่ากับการหน่วงเวลาอินพุต DQS สูงสุด

ด้านล่างเป็นตารางแสดงบางช่วงความถี่สัญญาณนาฬิกา PHYLite Arria®ที่เลือกไว้และความล่าช้าอินพุต DQS สูงสุด

หมายเหตุ: การหน่วงเวลาอินพุต DQS สูงสุดจะแตกต่างกันไปตามกระบวนการ ของอุปกรณ์ แรงดันไฟฟ้า และอุณหภูมิ (PVT)