คำอธิบาย
คุณอาจเห็นข้อความแสดงข้อผิดพลาดนี้เมื่อระบุเป้าหมายอุปกรณ์ MX Intel® Stratix® 10 เครื่องใน Intel® Quartus® Prime Pro Software เวอร์ชั่น 18.0.1 และคุณมีการออกแบบที่รวมสองอินสแตนซ์ของ Intel® FPGA IP eSRAM และทั้งสองกรณีแชร์สัญญาณนาฬิกาอ้างอิงทั่วไป
อินสแตนซ์ Intel® FPGA IP eSRAM แต่ละอินสแตนซ์ต้องใช้นาฬิกาอ้างอิงเฉพาะเนื่องจากการจัดวางทางกายภาพบนอุปกรณ์
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้ส่งนาฬิกาอ้างอิงเฉพาะไปยังแต่ละ eSRAM Intel® IP อินสแตนซ์ในการออกแบบ โปรดดูข้อมูลเพิ่มเติมเกี่ยวกับข้อกําหนดพิน Intel® IP ของตระกูล อุปกรณ์ Intel® Stratix® 10 สําหรับข้อมูลเพิ่มเติมเกี่ยวกับข้อกําหนดพิน eSRAM Intel® IP
ข้อความแสดงข้อผิดพลาดที่มีความหมายมากขึ้นถูกสร้างขึ้นโดยเริ่มจากซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 22.3