ID บทความ: 000076378 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 19/11/2018

ข้อผิดพลาด Fitter เมื่อใช้ช่อง PCIE HIP สําหรับการออกแบบไปป์

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อสร้างการออกแบบของ Gen3x8 PIPE ด้วยอุปกรณ์เกรดความเร็ว -2/-3 และกําหนดตําแหน่งพินของ tx/rx ไปยังการจัดวาง PCIE HIP จะมีข้อผิดพลาดพอดีกับรายงานดังนี้:

    ข้อผิดพลาด(18510): ไม่สามารถวาง>ไปป์มาสเตอร์แชนแนล < ovSOFTPCIE_TxP[4] ที่ตําแหน่งช่องสัญญาณ HIP < PIN_BF49 >ได้เนื่องจากข้อกําหนดด้านเวลา เปลี่ยนช่องสัญญาณหลักเป็นดัชนีอื่นเพื่อหลีกเลี่ยงตําแหน่งช่องสัญญาณ HIP หรือเปลี่ยนตําแหน่งช่องสัญญาณหลักเพื่อหลีกเลี่ยงตําแหน่งช่องสัญญาณ HIP หรือเปลี่ยนเกรดความเร็วเป็น 1

    ข้อผิดพลาดนี้จะถูกรายงานเมื่อใช้เวอร์ชันการสร้าง QuartusII® 17.0/17.1 และอุปกรณ์เป้าหมายคือ -2/-3 speed grade

     

    ความละเอียด

    สําหรับเวอร์ชั่น 17.0/17.1 โปรดเปลี่ยนเกรดความเร็วของอุปกรณ์เป็น 1

    ข้อผิดพลาดนี้ได้รับการแก้ไขโดย QuartusII® 18.1 ขึ้นไป แนะนําให้อัปเกรดเวอร์ชัน QII เป็น 18.1 ขึ้นไปสําหรับการออกแบบ Stratix10® Series PIPE

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้