ID บทความ: 000076364 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

คอร์ PCIe ของ Altera ลบ TLP เมื่อ BARs กําหนดเป็นพื้นที่หน่วยความจํา 32 บิตและ TLP สําหรับที่อยู่ 64 บิตถึงถึง PCIe Core แล้วหรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ได้ หากทรานแซคชันหน่วยความจํา 32 หรือ 64 บิตพลาด BAR ธุรกรรมดังกล่าวจะถูกละทิ้งภายในคอร์และจะไม่ไปบนอินเทอร์เฟซผู้ใช้ การตอบสนองที่เหมาะสมจะถูกส่งโดยอัตโนมัติ ประเภทของการตอบสนองจะขึ้นอยู่กับว่า AER เปิดใช้งานหรือปิดใช้งานอยู่ เมื่อเปิดใช้งาน AER คุณสามารถแมปการตอบสนองนี้แตกต่างออกไปได้

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้