คำอธิบาย
เมื่อกําหนดเป้าหมายIntel® Arria® 10 และ Intel® Stratix® V FPGAs คอร์ IP อีเธอร์เน็ต Intel® ที่มีเวลาแฝงต่ํา 40 และ 100-Gbps จะรองรับขนาดเฟรมขั้นต่ํา 64 ไบต์ตามข้อกําหนดของ IEEE
เนื่องจากการออกแบบของคอร์ IP อีเธอร์เน็ต Intel® 40 และ 100-Gbps คอร์ IP อาจค้างและ/หรือทํางานโดยไม่คาดคิดสําหรับเฟรม RX ที่มีความยาวน้อยกว่า 64 ไบต์
ความละเอียด
ในการแก้ไขปัญหานี้ ตัวส่งสัญญาณฟาร์เอนด์ต้องเป็นไปตามขนาดแพ็กเก็ตขั้นต่ําที่กําหนด 64 ไบต์
ปัญหานี้ไม่ได้กําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus® Prime รุ่นใดๆ ในอนาคต
Intel® Stratix® 10 FPGAsไม่มีข้อจํากัดนี้