คำอธิบาย
เนื่องจากปัญหากับคอร์Intel® FPGA IPสตรีมมิ่ง Serial Lite III คุณอาจสังเกตเห็นข้อผิดพลาดข้างต้นในระหว่างการคอมไพล์ด้วย Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.4 หากคุณพยายามผสานรวมอินสแตนซ์ที่เรียบง่ายสองตัวไว้ในช่องสัญญาณ Intel® Stratix®ตัวรับสัญญาณ H-Tile 10 เดียวกัน ทั้งนี้เนื่องจากการปรับเทียบพื้นหลังถูกเปิดใช้งานตามค่าเริ่มต้นสําหรับอัตราข้อมูลทั้งหมด
ความละเอียด
ไม่มีวิธีแก้ไขปัญหาสําหรับปัญหานี้ ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.2