ID บทความ: 000076352 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/05/2021

ทําไม FIR II Intel® FPGA IP ใช้บล็อก DSP น้อยกว่าตัวเลขที่แสดงในส่วนการประเมินทรัพยากรของ IP GUI

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • IP เอฟพีจีเอ Intel® FIR II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สตริง "จํานวน DSP" ภายใต้การประเมินทรัพยากรใน FIR II Intel® FPGA IP GUI ไม่ถูกต้อง ควรเป็น "จํานวนตัวคูณ 18 x 18"

    ผลลัพธ์ใน Intel® Quartus® Prime Pro Edition Software Fitter รายงานบล็อก DSP ที่ใช้น้อยกว่าการประมาณค่า

    ความละเอียด

    ไม่จําเป็นต้องแก้ไขปัญหา

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้