ID บทความ: 000076332 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/01/2019

ทําไมพอร์ตอินเทอร์เฟซ 1 จึงจําลองอย่างไม่ถูกต้องเมื่อมีการใช้โมเดลการจําลองทางร่างกายแบบนามธรรมใน ip Intel® Arria® 10 DDR4 Ping Pong PHY

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Arria® 10 อินเทอร์เฟซหน่วยความจำภายนอก
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เมื่อใช้ซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 17.1.2 หรือก่อนหน้า คุณอาจเห็นอินเทอร์เฟซ 1 พอร์ตจําลองอย่างไม่ถูกต้องเมื่อ Intel Arria DDR4® Ping Pong PHY IP ได้รับการกําหนดค่าด้วยทั้ง Phy นามธรรมสําหรับตัวเลือกการจําลอง และตัวเลือก Write DBI ที่เปิดใช้งาน

    โปรดทราบว่าพอร์ตอินเทอร์เฟซ 0 จะจําลองอย่างถูกต้อง

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime เวอร์ชั่น 18.0 หรือใหม่กว่า

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้