ID บทความ: 000076309 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/01/2020

ทําไมฉันถึงเห็นคําเตือนเมื่อใช้อีเธอร์เน็ต 10/100/1000 MAC ที่มี 1000BASE-X/SGMII PCS และ LVDS I/O หรือ 1000BASE-X/SGMII PCS และ LVDS I/O ถูกเลือกใน Agilex™ 7 FPGA Triple-Speed Ethernet IP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 19.4 คําเตือนที่แสดงจะปรากฏเมื่อเลือกอีเธอร์เน็ต 10/100/1000 MAC ที่มี 1000BASE-X/SGMII PCS และ LVDS I/O หรือตัวเลือก 1000BASE-X/SGMII PCS และ LVDS I/O ถูกเลือกในตัวเลือก Agilex™ 7 FPGA Triple-Speed Ethernet IP Core

    คําเตือน: test.eth_tse_0.i_lvdsio_terminator_0.pll_areset_iopll: sinks รีเซ็ตที่เกี่ยวข้องไม่ถูกประกาศ

    คําเตือน: test.eth_tse_0.iopll: สามารถใช้ PLL ได้ - ความถี่ VCO ที่แท้จริงแตกต่างจากการตั้งค่าที่ขอ

    คําเตือน: test.eth_tse_0.ref_clk_module.out_clk/iopll.refclk: iopll.refclk ต้องมี 125000000Hz แต่แหล่งที่มามีความถี่ 0Hz

    ความละเอียด

    คําเตือนเหล่านี้สามารถละเว้นได้อย่างปลอดภัยเนื่องจากฟังก์ชันการทํางานไม่ได้รับผลกระทบเมื่อใช้ Agilex™ 7 FPGA คอร์ IP อีเธอร์เน็ตความเร็วสามเท่า

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้