ID บทความ: 000076309 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/01/2020

ทําไมฉันจึงเห็นคําเตือนเมื่อใช้ Ethernet MAC 10/100/1000 ที่มี 1000BASE-X/SGMII PCS และ LVDS I/O หรือ 1000BASE-X/SGMII PCS และ LVDS I/O ถูกเลือกไว้ใน Intel® FPGA IP อีเธอร์เน็ตความเร็วสามเท่า Intel Agilex® 7 FPGA

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในเวอร์ชั่น Intel® Quartus® Prime Pro Software Edition 19.4 คําเตือนที่แสดงจะเห็นเมื่อเลือกอีเธอร์เน็ต MAC 10/100/1000 ที่มี 1000BASE-X/SGMII PCS และตัวเลือก LVDS I/O หรือ 1000BASE-X/SGMII PCS และ LVDS I/O จะถูกเลือกไว้ใน Intel Agilex® 7 FPGA คอร์ Intel® FPGA IP อีเธอร์เน็ตความเร็วสามเท่า

    คําเตือน: test.eth_tse_0.i_lvdsio_terminator_0.pll_areset_iopll: ไม่มีการประกาศการลงทะเบียนการรีเซ็ตที่เกี่ยวข้อง

    คําเตือน: test.eth_tse_0.iopll: สามารถนํา PLL ไปใช้ได้ - ความถี่ VCO ที่แท้จริงแตกต่างจากการตั้งค่าที่ร้องขอ

    คําเตือน: test.eth_tse_0.ref_clk_module.out_clk/iopll.refclk: iopll.refclk ต้องใช้ 12500000Hz แต่แหล่งที่มามีความถี่ 0Hz

     

     

     

     

    ความละเอียด

    คําเตือนเหล่านี้สามารถละเลยได้อย่างปลอดภัยเนื่องจากการทํางานไม่ได้รับผลกระทบเมื่อใช้คอร์ Intel Agilex® 7 FPGA Triple-Speed Ethernet Intel® FPGA IP Core

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอ Intel® Agilex™ และเอฟพีจีเอ SoC

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้