ปัญหาสำคัญ
คำอธิบาย
ปัญหานี้มีผลต่อผลิตภัณฑ์ LPDDR2
LPDDR2 ออกแบบเป้าหมายอุปกรณ์ Cyclone V ที่ 300 MHz หรือ 333 MHz จะล้มเหลวในฮาร์ดแวร์เนื่องจากการตั้งค่าบิตคอนโทรลเลอร์หน่วยความจําฮาร์ด ไฟล์ออบเจ็กต์ SRAM (.sof) ไม่ตรงกัน
ความละเอียด
วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการเรียกใช้งานการออกแบบ LPDDR2 ด้วย คอนโทรลเลอร์หน่วยความจําฮาร์ดบนอุปกรณ์ Cyclone V ที่ 200 MHz หรือ 267 MHz แทนที่จะอยู่ที่ 300 MHz หรือ 333 MHz หากคุณกําลังใช้ LPDDR2-S4 เปลี่ยนค่า tCCD จาก 1 เป็น 2 อุปกรณ์หน่วยความจํา
ปัญหานี้ได้รับการแก้ไขใน 12.1 SP1 DP1 รุ่น