ID บทความ: 000076297 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/07/2017

ทําไมฉันจึงเห็น Thevenin Parallel Termin of Address และสัญญาณคําสั่งบนการ์ดลูก DDR4 HiLo Altera

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากตัวควบคุม VTT ไม่ได้ติดตั้งอยู่บนAlteraรูปแบบการยกเลิกการ์ดลูก DDR4 HiLo เป็น Hevenin Parallel Termin แต่คุณสามารถเลือกการยกเลิก Vtt หากคุณสามารถติดตั้งตัวควบคุมพลังงาน VTT ได้

 

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA
Intel® Arria® 10 FPGA และ SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้