ID บทความ: 000076290 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 13/12/2019

เส้นทางการอ่านข้อมูลread_capture_clkสัญญาณของ Intel® UniPHY IP จะถูกตรวจสอบบนพินการทดสอบโดยใช้ ECO ได้อย่างไร

สิ่งแวดล้อม

    Intel® Quartus® Prime Standard Edition
    อินเทอร์เฟซหน่วยความจำพร้อม UniPHY
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เมื่อดีบัก Intel® UniPHY IP อาจเป็นประโยชน์ในการตรวจสอบสัญญาณread_capture_clkเพื่อตรวจสอบ DQS เพื่อให้สามารถเปิดใช้งานฟังก์ชันการทํางานที่วัดสัญญาณ DQS

โซลูชันหนึ่งคือการตรวจสอบสัญญาณread_capture_clkบนพินการทดสอบโดยทําตามขั้นตอนคําสั่งเปลี่ยนทางวิศวกรรม (ECO) ต่อไปนี้:

1. Open Chip Planner หาพินที่คุณจะใช้งานเป็นพินทดสอบ จากนั้นคลิกขวาและเลือก สร้าง Atom ตั้งประเภทเป็นเอาต์พุตและตั้งชื่อ (เช่น eco_atom_dqs)

2. ดับเบิลคลิกที่อะตอมที่หน้าตัวแก้ไขคุณสมบัติแหล่งข้อมูลของพิน และเลือกมาตรฐาน I/O ของพิน

3. ในบัฟเฟอร์เอาต์พุต ให้คลิกขวาที่ แก้ไขการเชื่อมต่อ > อื่นๆ และใส่พาธเต็มของread_capture_clkในชื่อสัญญาณ (เช่น  |ddr3ip_example|ddr3ip_example_if0:if0|ddr3ip_example_if0_p0:p0|ddr3ip_example_if0_p0_memphy:umemphy|ddr3ip_example_if0_p0_read_datapath:uread_datapath|read_capture_clk_div2[5])

4. เรียกใช้โฟลว์การคอมไพล์ ECO

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Intel® Cyclone®
Intel® Arria®
ซีพีแอลดีและเอฟพีจีเอ Intel® MAX®
Intel® Stratix®

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้