ID บทความ: 000076282 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 28/02/2018

ข้อผิดพลาด: พารามิเตอร์ตัวนับเอาต์พุต PLL 'phase_shift' ถูกตั้งค่าเป็น <n>ค่า ns ที่ไม่ถูกต้องบนโหนด 'pll_ip:inst|pll_ip_0002:pll_ip_inst|altera_pll:altera_pll_i|ทั่วไป[1].gpll~PLL_OUTPUT_COUNTER'</n>

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • IP เอฟพีจีเอ Intel® IOPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ใน Cyclone® V ข้อมูลจําเพาะด้านล่างจะให้ข้อผิดพลาด fitter นอกจากนี้ ความถี่ VCO ยังมากกว่าความถี่ที่ระบุไว้จากเอกสารข้อมูล

    อินพุต 33.0 MHz

    เอาต์พุต 1: 132 MHZ เฟส shift 0.0 องศา

    เอาต์พุต 2: 158.4 MHz เฟส shift 5.0 องศา

    ความถี่ VCO ที่รายงานจะเป็น 1584.0 MHz

    ความละเอียด

    นี่คือข้อบกพร่องในเวอร์ชัน Intel® Quartus®Cyclone® V PLL Megawizard เพื่อหลีกเลี่ยงปัญหานี้ สร้าง PLL ที่มีข้อมูลจําเพาะข้างต้นใน QSYS และเพิ่มลงในการออกแบบ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้