ID บทความ: 000076254 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/10/2020

ทําไม 25G Ethernet Intel® Arria® 10 FPGA IP Core, Intel® 50 Gbps Ethernet (50GbE) คอร์ IP และอีเธอร์เน็ต 25G Intel® Stratix® 10 FPGAคอร์ IP ไม่ถูกต้องรายงานเฟรมที่เกินขนาดสําหรับเฟรมแท็ก VLAN และ VLAN ซ้อนกัน

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® Quartus® Prime Standard Edition
  • IP เอฟพีจีเอ Intel® 25G Ethernet
  • IP เอฟพีจีเอ Intel® 50G Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาเกี่ยวกับ IP Core ที่ระบุไว้ด้านบน เฟรมขนาดใหญ่จะถูกรายงานไปยังเฟรมแท็ก VLAN/Stacked VLAN อย่างไม่ถูกต้องเมื่อตรงตามเงื่อนไขด้านล่างทั้งหมด:

    เฟรม VLAN

    1. เปิดใช้งานการตรวจจับ VLAN อยู่
    2. ความยาวเฟรมการส่ง/การรับมีความยาวเฟรม TX/RX สูงสุดบวก 1 ถึง 4 octets
    เฟรม VLAN แบบกองซ้อน
    1. เปิดใช้งานการตรวจจับ VLAN อยู่
    2. ความยาวเฟรมการส่ง/การรับมีความยาวเฟรม TX/RX สูงสุดบวก 1 ถึง 8 octets
    ความละเอียด

    ไม่มีวิธีแก้ไขปัญหานี้ใน IP รุ่นปัจจุบัน

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.4

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Arria® 10 GT FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้