ID บทความ: 000076240 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 24/09/2019

ทําไมการจําลอง VCS* ล้มเหลวสําหรับตัวอย่างการทดสอบการออกแบบของ 25G Ethernet Intel® Stratix®ตัวแปร IP 10 FPGA ที่มีตัวเลือก PTP, RSFEC และ VHDL ที่เลือก

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® 25G Ethernet
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.3 และก่อนหน้า การจําลอง VCS* ของการทดสอบเบนช์การออกแบบตัวอย่างของอีเธอร์เน็ต 25G Intel® Stratix®ตัวแปร IP FPGA 10 FPGA ที่มีตัวเลือก PTP, RSFEC และ VHDL จะไม่ทํางานใน VCS ที่มี "ข้อผิดพลาดในการอ้างอิงโมดูลข้ามโมดูล"

     

     

    ความละเอียด

    การแก้ไขปัญหานี้ ให้ทําตามขั้นตอนต่อไปนี้:

    1.) ไปที่ ไดเรกทอรี "example_testbench/" ของการออกแบบตัวอย่าง

    2.) เปิด ไฟล์ "basic_avl_tb_top.sv"

    3.) ความคิดเห็นบรรทัดที่ 40:

                defparam singleport1588_s10gxt_inst.s10_top.alt_e25s10_0.SIM_SHORT_AM = 1'b1;

    4.) คอมไพล์การจําลองอีกครั้ง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้