คำอธิบาย
มีปัญหาในขณะใช้อินเทอร์เฟซ CSR ในการอ่านและเขียนรีจิสเตอร์การควบคุม DDR3 Hard Memory Controller (HMC) ทั้งในการจําลองและห้องปฏิบัติการสําหรับอุปกรณ์ Cyclone® V และ Arria® V รีจิสเตอร์การควบคุม DDR3 HMC บางตัวไม่สามารถอ่านหรือเขียนได้
แผนที่ Controller Register ในตาราง 5-18 ในคู่มืออินเทอร์เฟซหน่วยความจําภายนอกมีไว้สําหรับคอนโทรลเลอร์หน่วยความจําแบบเบาเบา DDR3 ไม่ใช่สําหรับ DDR3 HMC
ความละเอียด
ปัญหานี้ได้รับการแก้ไขในคู่มืออินเทอร์เฟซหน่วยความจําภายนอกในรุ่นปัจจุบัน