ปัญหาสำคัญ
SOPC Builder และ Qsys ไม่รองรับการออกแบบ DDR แบบเต็มอัตรา โดยใช้คอนโทรลเลอร์ประสิทธิภาพสูง (HPC I) ในการจําลอง DDR2 รองรับการออกแบบ
ปัญหานี้มีผลต่อการออกแบบ DDR เต็มอัตราทั้งหมดที่มีประสิทธิภาพสูง คอนโทรลเลอร์ (HPC) ที่สร้างขึ้นด้วย SOPC Builder หรือด้วย Qsys
การออกแบบล้มเหลวในระหว่างการปรับเทียบ
ไม่มีวิธีแก้ไขปัญหาสําหรับปัญหานี้
ปัญหานี้จะไม่ได้รับการแก้ไข